0
2026年3月30日，国际计算机体系结构顶会ISCA 2026公布了论文录用名单。在Industrial Track（工业分区）中，出现了一个陌生的名字——Li Auto。
ISCA是计算机体系结构领域的顶级会议，与ISCA并列的ASPLOS、HPCA、MICRO、DAC共同构成芯片设计领域的"五大学术圣殿"。此前从未有汽车企业入选过这个会议的任何分区。英伟达、AMD、英特尔这些芯片巨头常年霸榜，但它们的身份是"芯片公司"。理想是第一个以"车企"身份站上这个舞台的公司。
这篇论文的内容是理想自研智驾芯片"马赫100"的架构设计。论文中披露了几个关键参数：5nm车规制程、数据流架构、Chiplet芯粒设计、单颗峰值算力1280 TOPS。L9 Livis搭载双颗，总计2560 TOPS——理想官方称在自研算法上的有效算力为英伟达Thor-U的5到6倍。
但真正让行业侧目的不是参数，是时间线。
2022年11月项目正式启动，2025年5月完成首次流片，2026年Q2随L9 Livis量产交付。从立项到量产不到四年，从流片到量产只有14个月。芯片行业的通行标准是：一个新芯片项目从立项到量产通常需要七年，从流片到量产需要24到36个月。
理想把两个时间都压缩到了行业常态的一半以下。
这件事只有两种可能的解读：要么理想的工程团队是真的强，做出了行业级的突破；要么是某个环节被压缩了，而这个被压缩的环节会在交付后以某种形式暴露问题。答案要到L9 Livis真正上路跑起来之后才能知道，但在此之前，马赫100的供应链故事本身就已经足够有嚼头。
5nm意味着什么？
在消费电子领域，5nm并不稀奇——苹果A14芯片在2020年就用了台积电的5nm工艺，现在最新一代已经推进到3nm甚至2nm。但消费芯片和车规芯片是两个完全不同的物种。
AEC-Q100车规认证的温度范围是零下40度到150度，寿命要求15年以上。这意味着一颗装在车上的芯片，要在盛夏暴晒的引擎舱里、在东北零下30度的冬夜中、在15年的振动和湿热循环中，始终保持稳定工作。消费芯片不需要面对这些——手机用了三五年就换了，谁在乎它在第五年会不会蓝屏。
先进制程做车规，难度呈指数级增长。制程越先进，晶体管间距越小，对温度波动越敏感。7nm时代的车规方案已经有成熟案例（高通8155、英伟达Orin），但5nm车规量产在全球范围内几乎没有先例。台积电的5nm车规产线虽然已经启动，但良率和产能都还在爬坡阶段。一位芯片行业工程师这样形容："5nm车规就像在刀尖上跳舞——容错空间几乎为零，每一次工艺微调都可能影响整批芯片的可靠性。"
良率是第一道鬼门关。台积电5nm消费级芯片的量产初期良率在70-80%之间，但车规要求接近100%。一颗5nm晶圆的价格在1.5到2万美元之间，如果良率只有80%，意味着每10颗芯片就有2颗报废，每颗芯片的废品成本直接增加几百美元。流片本身更贵——5nm单次流片成本在2000到3000万美元，理想做了不止一次流片，累计成本可能达到5000到8000万美元。
车规芯片和消费芯片的本质区别，可以用一个数字来概括：15年。一颗装在车上的芯片需要在15年的生命周期内不发生关键故障。这15年里，它要经历数万次高温低温循环、上百万次振动冲击、以及各种意想不到的极端工况——比如车辆长时间停放在50度以上的户外停车场，芯片壳体温度可能飙到120度甚至更高。消费芯片在这种工况下大概撑不过半年。
为了达到这个可靠性要求，芯片设计阶段就需要做大量的冗余和加固：增加防护二极管来抵抗静电冲击，采用更保守的时序约束来应对温度波动，在关键电路中加入错误检测和纠正（ECC）机制。这些加固措施会直接蚕食芯片面积——同样是5nm工艺，车规芯片的实际可用面积比消费芯片少10%到15%，相当于同样大小的芯片上能塞进去的计算单元更少。
产能是第二道鬼门关。台积电5nm产能的优先级排序是：苹果第一梯队、AMD和高通第二梯队、其他客户排后面。车企作为芯片行业的新玩家，在这个排队体系中不占优势。理想的应对策略是提前锁定产能——代价是更长的交付周期和更高的预付成本，而这笔预付款在2025年理想利润已经下滑99%的背景下，财务压力不小。
据行业估算，台积电2025年5nm及以下先进制程的总产能约为每月15万片晶圆，其中苹果占据了超过60%的份额。留给所有其他客户——包括AMD、高通、联发科、英伟达，以及理想这样的新玩家——的产能不到6万片。在僧多粥少的局面下，理想的筹码不多：它的芯片出货量目前还远不能与苹果和高通相比，议价能力有限。但在地缘政治的压力下，台积电也有动力拓展中国大陆以外的客户基础，这为理想这样的新玩家提供了一个微妙的窗口期。
认证是第三道鬼门关。AEC-Q100认证通常需要12到18个月，功能安全认证ISO 26262 ASIL-D的周期更长。理想从流片到量产只留了14个月，这意味着认证流程必须被高度压缩并行——设计阶段就开始预认证准备，流片回来同步启动多项测试。这在工程上不是不可能，但对项目管理能力提出了极高要求。
马赫100最激进的决策不是5nm制程，而是架构路线。
当前智驾芯片的主流架构是英伟达定义的GPGPU路线——通用图形处理器，通过大规模并行计算单元和多层缓存来处理AI任务。这条路线的核心优势是生态成熟：CUDA平台拥有超过400万开发者，PyTorch、TensorFlow等主流框架全部原生支持，车企拿到芯片就能直接跑模型，不需要从零开始适配。
理想选了另一条路：数据流（Dataflow）架构。
数据流架构的原理很简单——让数据在计算单元之间直接流动，绕过传统架构中的缓存瓶颈。打个比方：GPGPU就像一个大型仓库，所有货物必须先入库、再出库，仓库越大吞吐量越高但也越慢；数据流架构像一个传送带网络，货物从入口直接送到出口，中间不停顿。
理想官方给出的数据是：相比通用芯片，马赫100在理想自研算法上性能提升200%，功耗降低40%。200%的性能提升和40%的功耗降低，在芯片行业算得上是代际级的差距。但这个数据有一个前提条件——"在理想自研算法上"。也就是说，马赫100的性能优势不是通用的，而是建立在与理想自家算法深度协同的基础之上。
这个选择带来的供应链影响是深远的。GPGPU架构可以复用英伟达成熟的工具链和开发者生态，而数据流架构需要理想自己构建从底层硬件到上层算法的全栈能力。编译器、驱动程序、调试工具、模型转换器——这些在CUDA生态中现成可用的工具，理想都需要自己开发。
理想CTO谢炎曾透露，芯片团队需要同时覆盖从硬件设计到软件栈的全链条。这意味着500人的团队里，不只有芯片设计工程师，还有编译器专家、算法工程师、系统软件工程师。这种全栈自研的投入强度，在国内车企中几乎找不到第二个案例。
选择数据流架构的赌注在于：如果理想的智驾算法持续领先，专用芯片的优势将被最大化；但如果未来算法路线发生重大变化——比如端到端大模型对架构提出了新的要求——专用芯片可能需要重新设计，灵活性远不如通用方案。这是一场效率与灵活性的经典博弈。
芯片行业有一句老话："第一次流片不叫流片，叫交学费。"
从立项到量产，理想马赫100的投入远不止流片费。研发人力是最重的一块——芯片团队从2022年的几十人膨胀到2025年的500多人，按照芯片行业资深工程师年薪100到150万元估算，四年人力成本累计超过30亿元。EDA工具授权是另一笔持续支出——Synopsys、Cadence、Siemens EDA的专业工具年费从数百万到数千万美元不等，5nm制程的标准单元库和内存IP授权费用还要按出货量阶梯计费。
把这些加在一起——人力、EDA、IP、多次流片、晶圆采购——从立项到量产交付的累计投入大致在50到80亿元之间。
80亿对2025年的理想意味着什么？理想2025年财报显示净利润同比下滑99%，全年盈利仅剩不到1亿元。研发投入却从2024年的109亿元增长到超过200亿元。利润在塌方，研发在膨胀，芯片项目贡献了相当大一部分的膨胀。
但这是一笔不得不花的钱。理想L系列目前搭载的是英伟达Orin X芯片，单颗采购成本在数百美元，年出货量按30万辆计算，仅芯片采购费就超过10亿元。如果马赫100能够逐步下放到L6、L7等走量车型，替代掉外部采购的Orin芯片，每年可以节省数十亿的供应商成本。
更重要的是战略自主权。过去两年里，英伟达芯片供应紧张导致多家车企被迫调整产品节奏——特斯拉就曾因为HW4.0芯片交付延迟而推迟了部分车型的交付。自研芯片意味着理想不再受制于外部供应商的产能和排期，产品节奏完全自主可控。
另一个容易被忽视的价值是数据安全。智驾芯片处理的不仅是算法推理，还包括大量的道路感知数据、用户行为数据和环境信息。当这些数据在一颗由英伟达设计和制造的芯片上处理时，数据流向和存储方式在某种程度上取决于芯片厂商的技术架构。自研芯片让理想对数据全链路有了更强的掌控力——这在数据主权意识日益增强的当下，是一个越来越重要的战略考量。
从更长远的角度看，自研芯片还为理想打开了"技术输出"的可能性。如果马赫100的性能表现能够经受市场验证，理想未来不排除将芯片方案授权给其他车企——类似于华为向其他品牌提供智驾方案的模式。一旦芯片成为可对外输出的产品，80亿的投入就有望从"纯成本"转化为"平台投资"，商业模型将发生质的变化。当然，这个远景距离现在还太远，但方向是明确的。
马赫100在纸面上够强。但截至2026年4月北京车展，有三个问题还没有答案。
第一个问题是代工厂。理想从未公开确认代工厂商，行业普遍推测是台积电。如果是台积电，在地缘政治不确定性持续升温的背景下，5nm先进制程的供应稳定性能否保证？如果未来台积电的先进制程产能受到政策限制，理想是否有备选方案？这个问题理想不可能在公开场合回答，但它确实存在。
第二个问题是认证进度。14个月完成从流片到量产的全部认证，这个时间表在芯片行业几乎没有先例。如果某个认证环节出现意外延迟——比如温度循环测试中发现可靠性问题，或者功能安全评估中需要补充设计修改——L9 Livis的交付节奏可能受到影响。理想计划在2026年Q2发布L9 Livis，时间窗口已经非常紧凑。
第三个问题是有效算力的真实性。理想宣称双马赫100的有效算力是英伟达Thor-U的5到6倍，这个数字来自理想自己的测试环境。实验室数据和真实道路数据之间往往存在显著差距——面对暴雨、逆光、突发施工等极端场景，马赫100的表现是否还能保持同样的优势？这个问题只有等到大规模路测数据出来之后才能回答。
三个问题的答案，都不会在车展上揭晓。马赫100既是一张被理想高调亮出的技术王牌，也是一场供应链和工程能力的极限测试——赢了，理想将拥有行业内最强的智驾算力底座；输了，80亿的投入和14个月的压缩工期，都会成为质疑的焦点。
这场测试的结果，大概要等到2026年秋天才能看清。
把理想马赫100放在更大的坐标系里看，会发现一个有意思的现象：中国车企自研芯片正在形成一股清晰的趋势浪潮。
特斯拉是最早动手的。2020年，特斯拉在Model 3/Y上搭载自研的FSD芯片（HW3.0），单颗算力72 TOPS，替代了此前使用的英伟达Drive PX2。当时的算力并不惊人，但意义在于证明了"车企造芯片"这件事在商业上是可行的——自研芯片让特斯拉不再受制于英伟达的产品节奏和定价策略。
小鹏紧随其后。2025年第二季度，小鹏图灵芯片实现量产上车，搭载于P7+等新车型。图灵芯片采用5nm制程，单颗算力750 TOPS，虽然没有马赫100那么激进，但小鹏胜在节奏——它是国内第一个把自研智驾芯片真正送上路的车企。
蔚来神玑NX9031也在2026年进入量产阶段。5nm制程，集成超过500亿个晶体管，同样走自研路线。蔚来的打法与理想不同——它没有选择数据流这种激进架构，而是更偏向通用计算路线，降低了对特定算法的依赖。
三家车企的芯片路线虽然各有侧重，但共同点很明确：不再把智驾算力的命门交到英伟达手上。 这个共识的形成不是一天两天的事。2023年英伟达Orin芯片曾出现过长达数月的交付延迟，多家新势力的智驾功能升级被迫推迟，让整个行业意识到了"核心算力不能受制于人"的战略风险。
从趋势上看，车企自研芯片正在从"敢不敢"的问题转向"做得好不好"的问题。理想马赫100用ISCA论文和5nm数据流架构回答了前半句，后半句要交给市场和时间。
（雷峰网(公众号：雷峰网)新智驾北京车展2026专题）
雷峰网原创文章，未经授权禁止转载。详情见转载须知。
专题
